Rosnąca popularnośc Internetu powoduje gwaltowny wzrost ilości danych przesylanych w sieci oraz znaczny wzrost prędkości transmisji. W rezultacie przetwarzanie TCP/IP stalo się wąskim gardlem. Tradycyjne oprogramowanie do przetwarzania TCP/IP na procesorach ogólnego przeznaczenia (GPP) nie jest już w stanie nadążyc za prędkością sieci. W związku z tym istnieje pilna potrzeba zaprojektowania funkcji TCP/IP o krytycznym znaczeniu dla wydajności jako specjalnych jednostek w celu przyspieszenia przetwarzania i odciążenia procesorów GPP. Takie jednostki funkcjonalne wykonujące funkcje na poziomie mikro mogą byc zaimplementowane w programowalnych macierzach bramek (FPGA). FPGA, jako programowalne urządzenia sprzętowe, są szczególnie odpowiednie do zapewnienia zarówno wysokiej prędkości przetwarzania, jak i elastyczności niezbędnej do sprostania szybko zmieniającym się wymaganiom Internetu. Wyzwaniem przy projektowaniu funkcji TCP/IP jest to, że zapotrzebowanie na zaawansowane uslugi wymaga od urządzeń sieciowych obslugi szerokiego zakresu aplikacji i protokolów, które jednak stale ewoluują.